De PCI-SIG Organisatie heeft de officiële release van de PCIe 6.0-specificatiestandaard v1.0 aangekondigd en daarmee de voltooiing ervan verklaard.
De conventie volgend, blijft de bandbreedte verdubbelen, tot 128 GB/s (unidirectioneel) bij x16, en aangezien PCIe-technologie full-duplex bidirectionele gegevensstroom mogelijk maakt, bedraagt de totale tweerichtingsdoorvoer 256 GB/s. Volgens de planning zullen er 12 tot 18 maanden na de publicatie van de standaard, rond 2023, commerciële voorbeelden beschikbaar zijn die als eerste op het serverplatform beschikbaar zouden moeten zijn. PCIe 6.0 zal op zijn vroegst eind dit jaar verschijnen, met een bandbreedte van 256 GB/s.
Terug naar de technologie zelf: PCIe 6.0 wordt beschouwd als de grootste verandering in de bijna 20-jarige geschiedenis van PCIe. Eerlijk gezegd is PCIe 4.0/5.0 een kleine aanpassing van 3.0, zoals de 128b/130b-codering op basis van NRZ (Non-Return-to-Zero).
PCIe 6.0 is overgeschakeld naar PAM4-puls-AM-signalering, 1B-1B-codering. Eén signaal kan vier coderingsstatussen hebben (00/01/10/11), het dubbele van de vorige, wat een frequentie tot 30 GHz mogelijk maakt. Omdat het PAM4-signaal echter kwetsbaarder is dan het NRZ-signaal, is het uitgerust met een FEC-mechanisme voor foutcorrectie om signaalfouten in de verbinding te corrigeren en de data-integriteit te waarborgen.
Naast PAM4 en FEC is de laatste belangrijke technologie in PCIe 6.0 het gebruik van FLIT-codering (Flow Control Unit) op logisch niveau. PAM4 is overigens geen nieuwe technologie; in de 200G+ ultrasnelle Ethernet-omgeving wordt al lang gebruikgemaakt van FLIT, maar PAM4 heeft de grootschalige promotie ervan niet kunnen realiseren. De reden hiervoor is dat de kosten voor de fysieke laag te hoog zijn.
Bovendien blijft PCIe 6.0 achterwaarts compatibel.
PCIe 6.0 blijft de I/O-bandbreedte verdubbelen tot 64GT/s, volgens de traditie die van toepassing is op de huidige PCIe 6.0X1 unidirectionele bandbreedte van 8GB/s, PCIe 6.0×16 unidirectionele bandbreedte van 128GB/s en PCIe 6.0×16 bidirectionele bandbreedte van 256GB/s. PCIe 4.0 x4 SSD's, die tegenwoordig veel worden gebruikt, hebben hiervoor alleen PCIe 6.0 x1 nodig.
PCIe 6.0 zet de 128b/130b-codering voort die in het tijdperk van PCIe 3.0 werd geïntroduceerd. Naast de oorspronkelijke CRC ondersteunt het nieuwe kanaalprotocol ook de PAM-4-codering die in Ethernet en GDDR6x wordt gebruikt, ter vervanging van PCIe 5.0 NRZ. Er kunnen meer gegevens in één kanaal worden verwerkt in dezelfde tijd, en dankzij een mechanisme voor datafoutcorrectie met lage latentie, beter bekend als forward error correction (FEC), is het mogelijk om de bandbreedte te verhogen en betrouwbaar te maken.
Veel mensen vragen zich misschien af: de PCIe 3.0-bandbreedte wordt vaak niet volledig benut en wat heeft PCIe 6.0 voor zin? Door de toename van data-intensieve toepassingen, waaronder kunstmatige intelligentie (AI), worden I/O-kanalen met hogere transmissiesnelheden steeds populairder bij klanten in de professionele markt. De hoge bandbreedte van PCIe 6.0-technologie kan de prestaties van producten die een hoge I/O-bandbreedte vereisen, zoals accelerators, machine learning en HPC-toepassingen, volledig benutten. PCI-SIG hoopt ook te profiteren van de groeiende auto-industrie, een hotspot voor halfgeleiders. De PCI-Special Interest Group heeft daarom een nieuwe werkgroep PCIe-technologie opgericht die zich richt op het vergroten van de acceptatie van PCIe-technologie in de auto-industrie, aangezien de toenemende vraag naar bandbreedte in het ecosysteem evident is. Omdat de microprocessor, GPU, I/O-apparaat en dataopslag echter op het datakanaal kunnen worden aangesloten, moeten pc's die de PCIe 6.0-interface ondersteunen, extra voorzichtig te werk gaan bij het plaatsen van kabels die hogesnelheidssignalen aankunnen. Ook chipsetfabrikanten moeten de nodige voorbereidingen treffen. Een woordvoerder van Intel weigerde te zeggen wanneer PCIe 6.0-ondersteuning aan apparaten wordt toegevoegd, maar bevestigde wel dat de consumentenversies Alder Lake en de server-side Sapphire Rapids en Ponte Vecchio PCIe 5.0 zullen ondersteunen. NVIDIA weigerde ook te zeggen wanneer PCIe 6.0 wordt geïntroduceerd. BlueField-3 Dpu's voor datacenters ondersteunen echter al PCIe 5.0; de PCIe-specificatie specificeert alleen de functies, prestaties en parameters die op de fysieke laag moeten worden geïmplementeerd, maar specificeert niet hoe deze moeten worden geïmplementeerd. Met andere woorden, fabrikanten kunnen de fysieke laagstructuur van PCIe ontwerpen op basis van hun eigen behoeften en feitelijke omstandigheden om de functionaliteit te garanderen! Kabelfabrikanten kunnen meer ruimte benutten!
Plaatsingstijd: 4 juli 2023
