De PCI-SIG-organisatie heeft de officiële release van de PCIe 6.0-specificatiestandaard v1.0 aangekondigd en de voltooiing ervan verklaard.
Volgens de conventie verdubbelt de bandbreedtesnelheid tot 128 GB/s (unidirectioneel) bij x16, en aangezien PCIe-technologie full-duplex bidirectionele dataoverdracht mogelijk maakt, bedraagt de totale tweewegdoorvoer 256 GB/s. Volgens de planning zullen er 12 tot 18 maanden na de publicatie van de standaard, rond 2023, commerciële voorbeelden beschikbaar komen, naar verwachting eerst voor serverplatforms. PCIe 6.0 zal op zijn vroegst eind dit jaar verschijnen, met een bandbreedte van 256 GB/s.
Terug naar de technologie zelf: PCIe 6.0 wordt beschouwd als de grootste verandering in de bijna 20-jarige geschiedenis van PCIe. Om eerlijk te zijn, is PCIe 4.0/5.0 slechts een kleine aanpassing van 3.0, zoals de 128b/130b-codering gebaseerd op NRZ (Non-Return-to-Zero).
PCIe 6.0 is overgeschakeld naar PAM4-puls AM-signalering met 1B-1B-codering. Een enkel signaal kan vier coderingsstaten (00/01/10/11) hebben, een verdubbeling ten opzichte van de vorige versie, waardoor frequenties tot 30 GHz mogelijk zijn. Omdat PAM4-signalen echter gevoeliger zijn dan NRZ-signalen, zijn ze voorzien van een FEC-mechanisme (Forward Error Correction) om signaalfouten in de verbinding te corrigeren en de dataintegriteit te waarborgen.
Naast PAM4 en FEC is de laatste belangrijke technologie in PCIe 6.0 het gebruik van FLIT (Flow Control Unit)-codering op logisch niveau. PAM4 en FLIT zijn in feite geen nieuwe technologieën; ze worden al lange tijd toegepast in ultrasnelle Ethernet-netwerken van 200 Gbps en hoger. De reden dat PAM4 niet op grote schaal is doorgebroken, is dat de kosten op de fysieke laag te hoog zijn.
Bovendien blijft PCIe 6.0 achterwaarts compatibel.
PCIe 6.0 verdubbelt de I/O-bandbreedte naar 64 GT/s, zoals gebruikelijk. Dit komt overeen met de daadwerkelijke unidirectionele bandbreedte van 8 GB/s voor PCIe 6.0 x1, 128 GB/s voor PCIe 6.0 x16 en 256 GB/s voor PCIe 6.0 x16. PCIe 4.0 x4 SSD's, die tegenwoordig veel gebruikt worden, hebben hiervoor slechts PCIe 6.0 x1 nodig.
PCIe 6.0 zet de 128b/130b-codering voort die in het PCIe 3.0-tijdperk werd geïntroduceerd. Naast de oorspronkelijke CRC ondersteunt het nieuwe kanaalprotocol ook de PAM-4-codering die gebruikt wordt in Ethernet en GDDR6x, ter vervanging van PCIe 5.0 NRZ. Hierdoor kan er meer data in één kanaal worden verzonden in dezelfde tijd, en een foutcorrectiemechanisme met lage latentie, bekend als forward error correction (FEC), maakt een grotere bandbreedte haalbaar en betrouwbaar.
Veel mensen vragen zich misschien af: de bandbreedte van PCIe 3.0 wordt vaak niet volledig benut, waar is PCIe 6.0 dan voor? Door de toename van data-intensieve applicaties, waaronder kunstmatige intelligentie, is er in de professionele markt een groeiende vraag naar I/O-kanalen met hogere transmissiesnelheden. De hoge bandbreedte van PCIe 6.0-technologie kan de prestaties van producten die een hoge I/O-bandbreedte vereisen, zoals accelerators, machine learning-toepassingen en HPC-applicaties, volledig ontsluiten. PCI-SIG hoopt ook te profiteren van de groeiende auto-industrie, een belangrijke markt voor halfgeleiders, en heeft daarom een nieuwe werkgroep voor PCIe-technologie opgericht om de toepassing van PCIe-technologie in de auto-industrie te bevorderen, gezien de duidelijke toename van de bandbreedtevraag binnen dit ecosysteem. Omdat microprocessors, GPU's, I/O-apparaten en dataopslag via het datakanaal verbonden kunnen worden, moeten pc's met een PCIe 6.0-interface extra aandacht besteden aan de bekabeling die hoge snelheden aankan. Ook chipsetfabrikanten moeten hierop voorbereid zijn. Een woordvoerder van Intel weigerde te zeggen wanneer PCIe 6.0-ondersteuning aan apparaten zal worden toegevoegd, maar bevestigde dat de consumentenprocessors Alder Lake en de serverprocessors Sapphire Rapid en Ponte Vecchio PCIe 5.0 zullen ondersteunen. NVIDIA weigerde ook te zeggen wanneer PCIe 6.0 zal worden geïntroduceerd. De BlueField-3 DPU's voor datacenters ondersteunen echter al PCIe 5.0. De PCIe-specificatie beschrijft alleen de functies, prestaties en parameters die op de fysieke laag moeten worden geïmplementeerd, maar niet hoe deze moeten worden geïmplementeerd. Met andere woorden, fabrikanten kunnen de structuur van de fysieke laag van PCIe ontwerpen op basis van hun eigen behoeften en feitelijke omstandigheden om de functionaliteit te garanderen! Kabelproducenten krijgen hierdoor meer speelruimte!
Geplaatst op: 04-07-2023
