- Inleiding tot PCIe 5.0-specificaties
De PCIe 4.0-specificatie werd in 2017 voltooid, maar werd pas door consumentenplatforms ondersteund met de 7nm Rydragon 3000-serie van AMD. Voorheen maakten alleen producten zoals supercomputers, snelle opslagapparaten voor bedrijven en netwerkapparaten gebruik van PCIe 4.0-technologie. Hoewel PCIe 4.0-technologie nog niet op grote schaal is toegepast, is de PCI-SIG-organisatie al lang bezig met de ontwikkeling van een snellere PCIe 5.0, is de signaalsnelheid verdubbeld van de huidige 16 GT/s naar 32 GT/s, kan de bandbreedte 128 GB/s bereiken en is de specificatieversie 0.9/1.0 voltooid. Versie 0.7 van de PCIe 6.0-standaardtekst is naar de leden gestuurd en de ontwikkeling van de standaard verloopt volgens plan. De pinsnelheid van PCIe 6.0 is verhoogd naar 64 GT/s, wat 8 keer zo hoog is als die van PCIe 3.0, en de bandbreedte in x16-kanalen kan hoger zijn dan 256 GB/s. Met andere woorden: de huidige snelheid van PCIe 3.0 x8 vereist slechts één PCIe 6.0-kanaal. Wat v0.7 betreft, heeft PCIe 6.0 de meeste oorspronkelijk aangekondigde functies bereikt, maar het stroomverbruik is nog verder verbeterd.d, en de standaard heeft onlangs de L0p-voedingsconfiguratie geïntroduceerd. Uiteraard kan PCIe 6.0 na de aankondiging in 2021 op zijn vroegst in 2023 of 2024 commercieel beschikbaar zijn. PCIe 5.0 werd bijvoorbeeld in 2019 goedgekeurd, en pas nu zijn er toepassingsmogelijkheden.
Vergeleken met de vorige standaardspecificaties kwamen de PCIe 4.0-specificaties relatief laat. De PCIe 3.0-specificaties werden in 2010 geïntroduceerd, zeven jaar na de introductie van PCIe 4.0, dus de levensduur van PCIe 4.0-specificaties kan kort zijn. Sommige leveranciers zijn met name begonnen met het ontwerpen van PCIe 5.0 PHY-apparaten voor de fysieke laag.
De PCI-SIG-organisatie verwacht dat de twee standaarden nog enige tijd naast elkaar zullen blijven bestaan. PCIe 5.0 wordt voornamelijk gebruikt voor apparaten met hoge prestaties en hogere doorvoervereisten, zoals GPU's voor AI, netwerkapparaten, enzovoort. Dit betekent dat PCIe 5.0 waarschijnlijker zal verschijnen in datacenter-, netwerk- en HPC-omgevingen. Apparaten met lagere bandbreedtevereisten, zoals desktops, kunnen PCIe 4.0 gebruiken.
Voor PCIe 5.0 is de signaalsnelheid verhoogd van 16GT/s bij PCIe 4.0 naar 32GT/s, waarbij nog steeds 128/130-codering wordt gebruikt. Ook is de x16-bandbreedte verhoogd van 64GB/s naar 128GB/s.
Naast een verdubbeling van de bandbreedte brengt PCIe 5.0 nog andere veranderingen met zich mee, zoals een gewijzigd elektrisch ontwerp om de signaalintegriteit te verbeteren, achterwaartse compatibiliteit met PCIe en meer. Bovendien is PCIe 5.0 ontworpen met nieuwe standaarden die de latentie en signaalverzwakking over lange afstanden verminderen.
De PCI-SIG-organisatie verwacht versie 1.0 van de specificatie in het eerste kwartaal van dit jaar te voltooien. Ze kunnen weliswaar standaarden ontwikkelen, maar hebben geen controle over wanneer het eindapparaat op de markt wordt geïntroduceerd. De verwachting is dat de eerste PCIe 5.0-apparaten dit jaar zullen verschijnen en dat er in 2020 meer producten zullen verschijnen. De behoefte aan hogere snelheden was echter voor de standaardisatieorganisatie aanleiding om de volgende generatie PCI Express te definiëren. Het doel van PCIe 5.0 is om de snelheid van de standaard zo snel mogelijk te verhogen. Daarom is PCIe 5.0 ontworpen om de snelheid simpelweg te verhogen naar de PCIe 4.0-standaard, zonder andere belangrijke nieuwe functies.
PCIe 5.0 ondersteunt bijvoorbeeld geen PAM 4-signalen en bevat alleen de nieuwe functies die nodig zijn om de PCIe-standaard in staat te stellen om in de kortst mogelijke tijd 32 GT/s te ondersteunen.
Hardware-uitdagingen
De grootste uitdaging bij het voorbereiden van een product ter ondersteuning van PCI Express 5.0 is de kanaallengte. Hoe sneller de signaalsnelheid, hoe hoger de draagfrequentie van het signaal dat via de printplaat wordt verzonden. Twee soorten fysieke schade beperken de mate waarin technici PCIe-signalen kunnen doorgeven:
· 1. Verzwakking van het kanaal
· 2. Reflecties die in het kanaal optreden als gevolg van impedantiediscontinuïteiten in pinnen, connectoren, doorvoergaten en andere structuren.
De PCIe 5.0-specificatie gebruikt kanalen met een demping van -36 dB bij 16 GHz. De frequentie 16 GHz vertegenwoordigt de Nyquist-frequentie voor digitale signalen van 32 GT/s. Wanneer het PCIe 5.0-signaal bijvoorbeeld start, kan het een typische piek-tot-piekspanning van 800 mV hebben. Na het passeren van het aanbevolen -36 dB-kanaal is de gelijkenis met een open oog echter verdwenen. Alleen door toepassing van zendergebaseerde equalisatie (deaccentuatie) en ontvanger-equalisatie (een combinatie van CTLE en DFE) kan het PCIe 5.0-signaal het systeemkanaal passeren en nauwkeurig door de ontvanger worden geïnterpreteerd. De minimale verwachte ooghoogte van een PCIe 5.0-signaal is 10 mV (na-equalisatie). Zelfs met een zender met vrijwel perfecte jitterarme transmissie vermindert een aanzienlijke demping van het kanaal de signaalamplitude tot het punt waarop elke andere vorm van signaalschade, veroorzaakt door reflectie en overspraak, kan worden hersteld om het oog te herstellen.
Plaatsingstijd: 06-07-2023
