Inleiding tot PCIe 5.0-specificaties

• Inleiding tot PCIe 5.0-specificaties

De PCIe 4.0-specificatie werd voltooid in 2017, maar werd pas ondersteund door consumentenplatforms toen AMD's 7nm Rydragon 3000-serie, en voorheen gebruikten alleen producten zoals supercomputing, hogesnelheidsopslag van ondernemingsklasse en netwerkapparaten PCIe 4.0-technologie.Hoewel PCIe 4.0 technologie nog niet op grote schaal is toegepast, is de PCI-SIG organisatie al lang bezig met de ontwikkeling van een snellere PCIe 5.0, is de signaalsnelheid verdubbeld van de huidige 16GT/s naar 32GT/s, kan de bandbreedte oplopen tot 128GB/s. s, en de specificatie van versie 0.9/1.0 is voltooid.versie v0.7 van de PCIe 6.0-standaardtekst is naar de leden gestuurd en de ontwikkeling van de standaard ligt op schema.De pinsnelheid van PCIe 6.0 is verhoogd naar 64 GT/s, wat 8 keer zo hoog is als die van PCIe 3.0, en de bandbreedte in x16-kanalen kan groter zijn dan 256 GB/s.Met andere woorden: voor de huidige snelheid van PCIe 3.0 x8 is slechts één PCIe 6.0-kanaal nodig.Wat v0.7 betreft, heeft PCIe 6.0 de meeste oorspronkelijk aangekondigde functies bereikt, maar het stroomverbruik is nog verder verbeterdd, en de standaard heeft onlangs de L0p-vermogensconfiguratie-uitrusting geïntroduceerd.Uiteraard kan PCIe 6.0 na de aankondiging in 2021 op zijn vroegst in 2023 of 2024 commercieel verkrijgbaar zijn.PCIe 5.0 werd bijvoorbeeld in 2019 goedgekeurd en pas nu zijn er toepassingsgevallen

Vergeleken met de vorige standaardspecificaties kwamen de PCIe 4.0-specificaties relatief laat.PCIe 3.0-specificaties zijn geïntroduceerd in 2010, 7 jaar na de introductie van PCIe 4.0, dus de levensduur van PCIe 4.0-specificaties kan kort zijn.Sommige leveranciers zijn met name begonnen met het ontwerpen van PCIe 5.0 PHY fysieke laagapparaten.

De PCI-SIG-organisatie verwacht dat de twee standaarden nog enige tijd naast elkaar zullen bestaan, en PCIe 5.0 wordt vooral gebruikt voor krachtige apparaten met hogere doorvoervereisten, zoals GPU's voor AI, netwerkapparaten, enzovoort, wat betekent dat PCIe 5.0 is Het is waarschijnlijker dat deze in datacenter-, netwerk- en HPC-omgevingen voorkomen.Apparaten met minder bandbreedtevereisten, zoals desktops, kunnen PCIe 4.0 gebruiken.

Voor PCIe 5.0 is de signaalsnelheid verhoogd van PCIe 4.0's 16GT/s naar 32GT/s, waarbij nog steeds gebruik wordt gemaakt van 128/130-codering, en de x16-bandbreedte is verhoogd van 64GB/s naar 128GB/s.

Naast een verdubbeling van de bandbreedte brengt PCIe 5.0 nog andere veranderingen met zich mee, zoals een wijziging van het elektrische ontwerp om de signaalintegriteit te verbeteren, achterwaartse compatibiliteit met PCIe en meer.Bovendien is PCIe 5.0 ontworpen met nieuwe standaarden die de latentie en signaalverzwakking over lange afstanden verminderen.

De PCI-SIG-organisatie verwacht de 1.0-versie van de specificatie in het eerste kwartaal van dit jaar te voltooien, maar ze kunnen wel standaarden ontwikkelen, maar ze hebben geen controle over wanneer het eindapparaat op de markt wordt geïntroduceerd, en de verwachting is dat de eerste PCIe 5.0 apparaten zullen dit jaar debuteren, en meer producten zullen verschijnen in 2020. De behoefte aan hogere snelheden was echter voor de standaardinstantie aanleiding om de volgende generatie PCI Express te definiëren.Het doel van PCIe 5.0 is om de snelheid van de standaard in de kortst mogelijke tijd te verhogen.Daarom is PCIe 5.0 ontworpen om eenvoudigweg de snelheid te verhogen naar de PCIe 4.0-standaard, zonder enige andere belangrijke nieuwe functies.

PCIe 5.0 ondersteunt bijvoorbeeld geen PAM 4-signalen en bevat alleen de nieuwe functies die nodig zijn om de PCIe-standaard in staat te stellen 32 GT/s in de kortst mogelijke tijd te ondersteunen.

Hardware-uitdagingen

De grootste uitdaging bij het voorbereiden van een product dat PCI Express 5.0 ondersteunt, heeft te maken met de kanaallengte.Hoe sneller de signaalsnelheid, hoe hoger de draaggolffrequentie van het signaal dat via de printplaat wordt verzonden.Twee soorten fysieke schade beperken de mate waarin ingenieurs PCIe-signalen kunnen verspreiden:

· 1. Verzwakking van kanaal

· 2. Reflecties die in het kanaal optreden als gevolg van discontinuïteiten in de impedantie in pinnen, connectoren, doorlopende gaten en andere structuren.

De PCIe 5.0-specificatie maakt gebruik van kanalen met -36dB demping op 16 GHz.De frequentie 16 GHz vertegenwoordigt de Nyquist-frequentie voor digitale signalen van 32 GT/s.Wanneer het PCIe5.0-signaal bijvoorbeeld start, kan dit een typische piek-tot-piekspanning van 800 mV hebben.Na het passeren van het aanbevolen kanaal van -36 dB gaat echter elke gelijkenis met een open oog verloren.Alleen door het toepassen van zendergebaseerde egalisatie (de-accentuering) en ontvanger-equalisatie (een combinatie van CTLE en DFE) kan het PCIe5.0-signaal door het systeemkanaal gaan en nauwkeurig worden geïnterpreteerd door de ontvanger.De minimaal verwachte ooghoogte van een PCIe 5.0-signaal is 10 mV (post-equalisatie).Zelfs met een bijna perfecte zender met lage jitter reduceert een aanzienlijke verzwakking van het kanaal de signaalamplitude tot het punt waarop elk ander type signaalschade veroorzaakt door reflectie en overspraak kan worden gesloten om het oog te herstellen.