Inleiding tot de PCIe 5.0-specificaties

• Inleiding tot de PCIe 5.0-specificaties

De PCIe 4.0-specificatie werd in 2017 voltooid, maar werd pas vanaf AMD's 7nm Rydragon 3000-serie door consumentenplatformen ondersteund. Daarvoor werd PCIe 4.0-technologie alleen gebruikt in supercomputers, snelle opslagapparaten voor de zakelijke markt en netwerkapparaten. Hoewel PCIe 4.0-technologie nog niet op grote schaal wordt toegepast, werkt de PCI-SIG-organisatie al geruime tijd aan een snellere PCIe 5.0. De signaalsnelheid is verdubbeld van de huidige 16 GT/s naar 32 GT/s, de bandbreedte kan oplopen tot 128 GB/s en de specificaties 0.9/1.0 zijn al afgerond. De tekst van de PCIe 6.0-standaard (versie 0.7) is naar de leden verzonden en de ontwikkeling van de standaard verloopt volgens plan. De pinsnelheid van PCIe 6.0 is verhoogd naar 64 GT/s, wat 8 keer zo hoog is als die van PCIe 3.0, en de bandbreedte in x16-kanalen kan groter zijn dan 256 GB/s. Met andere woorden, de huidige snelheid van PCIe 3.0 x8 vereist slechts één PCIe 6.0-kanaal. Wat versie 0.7 betreft, heeft PCIe 6.0 de meeste oorspronkelijk aangekondigde functies gerealiseerd, maar het stroomverbruik kan nog verder worden verbeterd.d, en de standaard heeft onlangs de L0p-voedingsconfiguratie geïntroduceerd. Na de aankondiging in 2021 kan PCIe 6.0 op zijn vroegst in 2023 of 2024 commercieel beschikbaar komen. PCIe 5.0 werd bijvoorbeeld in 2019 goedgekeurd, en pas nu zijn er toepassingsmogelijkheden.

Vergeleken met de voorgaande standaardspecificaties kwamen de PCIe 4.0-specificaties relatief laat. De PCIe 3.0-specificaties werden in 2010 geïntroduceerd, 7 jaar na de introductie van PCIe 4.0, waardoor de levensduur van de PCIe 4.0-specificaties mogelijk kort is. Met name sommige fabrikanten zijn al begonnen met het ontwerpen van PCIe 5.0 PHY-fysieke laagcomponenten.

De PCI-SIG-organisatie verwacht dat de twee standaarden nog enige tijd naast elkaar zullen bestaan. PCIe 5.0 wordt voornamelijk gebruikt voor krachtige apparaten met hogere doorvoersnelheden, zoals GPU's voor AI, netwerkapparaten, enzovoort. Dit betekent dat PCIe 5.0 waarschijnlijk vaker te vinden zal zijn in datacenters, netwerken en HPC-omgevingen. Apparaten met lagere bandbreedtevereisten, zoals desktops, kunnen PCIe 4.0 gebruiken.

Voor PCIe 5.0 is de signaalsnelheid verhoogd van 16 GT/s bij PCIe 4.0 naar 32 GT/s, waarbij nog steeds gebruik wordt gemaakt van 128/130-codering, en de x16-bandbreedte is verhoogd van 64 GB/s naar 128 GB/s.

Naast een verdubbeling van de bandbreedte brengt PCIe 5.0 ook andere veranderingen met zich mee, zoals een aangepast elektrisch ontwerp voor een betere signaalintegriteit, achterwaartse compatibiliteit met PCIe en meer. Bovendien is PCIe 5.0 ontworpen met nieuwe standaarden die de latentie en signaalverzwakking over lange afstanden verminderen.

De PCI-SIG-organisatie verwacht de 1.0-versie van de specificatie in het eerste kwartaal van dit jaar af te ronden. Hoewel ze standaarden kunnen ontwikkelen, hebben ze geen controle over het moment waarop de terminalapparaten op de markt komen. Naar verwachting zullen de eerste PCIe 5.0-apparaten dit jaar verschijnen, en zullen er in 2020 meer producten op de markt komen. De behoefte aan hogere snelheden heeft de standaardiseringsorganisatie ertoe aangezet de volgende generatie PCI Express te definiëren. Het doel van PCIe 5.0 is om de snelheid van de standaard in zo kort mogelijke tijd te verhogen. PCIe 5.0 is daarom ontworpen om de snelheid ten opzichte van de PCIe 4.0-standaard te verhogen, zonder andere significante nieuwe functies.

PCIe 5.0 ondersteunt bijvoorbeeld geen PAM 4-signalen en bevat alleen de nieuwe functies die nodig zijn om de PCIe-standaard in staat te stellen 32 GT/s in de kortst mogelijke tijd te ondersteunen.

Hardware-uitdagingen

De grootste uitdaging bij het ontwikkelen van een product dat PCI Express 5.0 ondersteunt, heeft te maken met de kanaallengte. Hoe sneller de signaalsnelheid, hoe hoger de draaggolffrequentie van het signaal dat via de printplaat wordt verzonden. Twee soorten fysieke schade beperken de mate waarin engineers PCIe-signalen kunnen doorgeven:

· 1. Verzwakking van het kanaal

· 2. Reflecties die in het kanaal optreden als gevolg van impedantie-discontinuïteiten in pinnen, connectoren, doorvoeropeningen en andere structuren.

De PCIe 5.0-specificatie gebruikt kanalen met een demping van -36 dB bij 16 GHz. De frequentie van 16 GHz vertegenwoordigt de Nyquist-frequentie voor digitale signalen van 32 GT/s. Een PCIe 5.0-signaal kan bijvoorbeeld een typische piek-tot-piekspanning van 800 mV hebben. Na passage door het aanbevolen -36 dB-kanaal is echter elke gelijkenis met een open oog verloren. Alleen door het toepassen van zendergebaseerde egalisatie (ontaccentuering) en ontvanger-egalisatie (een combinatie van CTLE en DFE) kan het PCIe 5.0-signaal het systeemkanaal passeren en correct door de ontvanger worden geïnterpreteerd. De minimaal verwachte ooghoogte van een PCIe 5.0-signaal is 10 mV (na egalisatie). Zelfs met een bijna perfecte zender met lage jitter reduceert een aanzienlijke kanaalverzwakking de signaalamplitude tot het punt waarop andere vormen van signaalbeschadiging, veroorzaakt door reflectie en overspraak, kunnen worden hersteld om het oog te herstellen.